IBM pokazuje pierwszą technologię półprzewodnikową poniżej 1 nm

IBM ujawnił technologię półprzewodnikową, która ma być pierwszą tego typu w skali poniżej 1 nanometra. Firma zaprezentowała prototyp chipa w procesie 0,7 nanometra (7 angstremów), wykorzystujący nową trójwymiarową architekturę tranzystorów „nanostack”.

Według IBM rozwiązanie ma przezwyciężać ograniczenia fizyczne, które pojawiają się przy tradycyjnym zmniejszaniu rozmiarów struktur na chipach. Firma wskazuje też, że może to otworzyć drogę do kolejnej generacji rozwiązań dla sztucznej inteligencji, chmury oraz zaawansowanej elektroniki.

Prototyp upakowuje prawie 100 mld tranzystorów na układzie o rozmiarze porównywanym do paznokcia. IBM podkreśla, że to niemal dwukrotne zwiększenie gęstości tranzystorów względem jego chipa w technologii 2 nm, wprowadzonej w 2021 roku. Według deklaracji firmy nowa technologia może dawać do 50% wyższą wydajność lub 70% większą efektywność energetyczną w porównaniu z układami 2 nm.

IBM tłumaczy, że architektura nanostack pionowo układa i „przesuwa” tranzystory typu nanosheet. Taki układ ma pozwalać na większą gęstość tranzystorów oraz umożliwiać dobór różnych kombinacji materiałów w celu optymalizacji zarówno osiągów, jak i zużycia energii. Firma podaje także, że osiągnęła 40% poprawy w skalowaniu SRAM (pamięć podręczna używana m.in. w zadaniach wysokoprzepustowych), co ma wspierać obciążenia AI o większej przepustowości.

Badania prowadzone były w zakładzie IBM zajmującym się badaniami nad półprzewodnikami w Albany w stanie Nowy Jork. W pracach uczestniczyli partnerzy, w tym ASML, Lam Research, Tokyo Electron oraz SCREEN Semiconductor Solutions.

IBM zapowiada, że najwcześniejsze komercyjne wdrożenie technologii nanostack może nastąpić w ciągu najbliższych pięciu lat, rozszerzając tym samym firmową mapę drogową półprzewodników w erę „angstromową”.