TSMC pracuje nad technologią pakowania chipów, by zagrozić przewadze Intela

Taiwan Semiconductor Manufacturing Co. (TSMC) ma pracować nad zaawansowaną technologią pakowania układów scalonych, która może osłabić przewagę konkurencyjną Intel Corp. W piątkowym handlu przed otwarciem giełdy akcje Intela rosły o 4,62%, a walory TSMC zyskiwały 3,69%.

TSMC rozwija technologię podobną do Embedded Multi-die Interconnect Bridge (EMIB) firmy Intel. Rozwiązanie jest wewnętrznie określane jako „EMIB Like”. Przy projekcie TSMC współpracuje z tajwańską firmą Kinsus Interconnect Technology.

Nvidia Corp. analizuje z kolei technologię pakowania EMIB firmy Intel pod kątem wykorzystania jej w przyszłym procesorze. TSMC, Intel i Nvidia nie odpowiedziały od razu na prośby o komentarz.

Intel przedstawia EMIB jako zaawansowaną technologię pakowania, która wykorzystuje krzemowe mostki do łączenia wielu elementów układu. Pozwala to tworzyć większe i bardziej złożone procesory, a jednocześnie poprawiać ich efektywność oraz ograniczać koszty produkcji.

TSMC wykorzystuje obecnie własną zaawansowaną technologię pakowania CoWoS (Chip-on-Wafer-on-Substrate) do produkcji chipów do sztucznej inteligencji dla kluczowych klientów, w tym Nvidii i Advanced Micro Devices Inc.

W kwietniu TSMC ogłosiło plany rozbudowy technologii CoWoS. Firma chce wprowadzić pakiet 14-retiklowy i rozpocząć jego produkcję w 2028 roku. Rozwiązanie ma umożliwiać połączenie około 10 dużych układów obliczeniowych oraz 20 stosów pamięci HBM. HBM to pamięć o wysokiej przepustowości, stosowana między innymi w akceleratorach sztucznej inteligencji.

Uruchomienie przez TSMC technologii podobnej do EMIB może zagrozić jednemu z głównych czynników, które dawały Intel Foundry przewagę nad konkurencją. Intel Foundry to segment firmy odpowiedzialny za produkcję układów na zlecenie innych przedsiębiorstw.

Informacja o pracach TSMC pojawiła się kilka dni po ogłoszeniu przez Intela strategicznego partnerstwa z chińską firmą Lens Technology. Obie spółki mają rozwijać zaawansowaną technologię pakowania półprzewodników wykorzystującą szklane podłoża. Rozwiązanie ma znaleźć zastosowanie w przyszłych chipach do sztucznej inteligencji i centrów danych.